Tarea Cuestionario

Microprocesadores RISC.

 

1.- ¿Cual es el significado de RISC(Microprocesadores)?

R: Arquitectura de computador de repertorio reducido de instrucciones (Reduced instruction Set Computer, RISC). Es un tipo de CPU generalmente utilizado en microprocesadores o micro controladores.

 

2.- Funcionamiento de los microprocesadores RISC

  • I: captación de instrucción.
  • E: ejecución. Realiza una operación de la ALU con registros como entrada y salida.

Las operaciones de carga y almacenamiento necesitan tres fases:

  • I: captación de instrucción.
  •  E: ejecución. Calcula una dirección de memoria.
  •  D: memoria. Operación registro a memoria o memoria a registro.

 

 

3.- Aplicaciones en los microprocesadores RISC

El objetivo de diseñar maquinas con esta arquitectura es posibilitar la segmentación y el paralelismo en la ejecución de instrucciones y reducir los accesos a memoria. Las maquinas RISC protagonizan la tendencia actual de construcción de microprocesadores. powerPc, DEC Alpha, MIPS, ARM, SPARC son ejemplos de algunos de ellos.

 

 

4.-  Menciona las características en los microprocesadores RISC

  •  Un único tamaño de instrucción.
  •  Ese tamaño es típicamente cuatro bytes.
  •  Un pequeño número de modos de direccionamiento de datos, típicamente menor que cinco. Este parámetro es difícil de precisar. En la tabla, los modos registro y literal no se han contado y los distintos formatos con diferentes tamaños de desplazamiento se han contado por separado.
  •  No se usa direccionamiento indirecto que requiera efectuar un acceso a memoria para conseguir la dirección de memoria de otro operando.
  •  No hay operaciones que combinen carga/almacenamiento con cálculos aritméticos (por ejemplo, suma desde memoria, suma a memoria.
  •  No se direcciona más de un operando de memoria por instrucción.
  •  Las operaciones de carga/almacenamiento no admiten una alineación de datos arbitraria.
  •  Un número máximo de usos de la unidad de gestión de memoria (Memory Management Unit, MMU) de un dirección de dato en cada instrucción.
  •  El número de bits de un campo designador de registro entero es de cinco o más. Esto quiere decir que, en un momento dado, se pueden referenciar explícitamente por lo menos 32 registros enteros.
  •  El número de bits de un campo designador de registro de coma flotante es de cuatro o más. Esto quiere decir que por lo menos 16 registros de coma flotante se pueden referenciar explícitamente en un momento dado.

 

 

5.- Influencia de la tecnología en los microprocesadores RISC

Los inicios de la tecnología RISC también surgen en el ambiente académico, ya que en 1980, la Universidad de Berkeley (California), el Dr. David A. Patterson inicio un proyecto de nominado RISC I, que obtuvo resultados en tan solo 19 meses seguido por RISC II, SOAR(Smalltalk on a RISC) y SPUR (Symbolic Processing on a RISC). El resultado directo, además de la educación en la ingeniería y los fundamentos del diseño de microprocesadores, fue la creación de una máquina que fuese capaz de mayores velocidades de ejecución a menores velocidades de reloj y que requiriese menores esfuerzos de diseño.

 

6.- ¿Quien desarrolló uno de los primeros conjuntos de chips RISC disponibles comercialmente?

R: fue desarrollado por MIPS Technology Inc.

 

7.- ¿Los MIPS que tipo de tamaño de condición fijo usa?

R: 32 bits.

 

8-. ¿En cuántas secciones está dividido el chip del procesador R4000?

R: Está dividido en dos secciones, una contiene la CPU, y la otra con tiene un procesador de gestión de memoria.

 

9.- ¿Cuántos registros contiene el procesador MIPS R4000?

R: Contiene 32 registros de 63 bits.

 

10.- ¿Para cuantos Kbyte de cache de alta velocidad está provisto el procesador MIPS R4000?

R: 128 Kb de caché de alta velocidad, la mitad para instrucciones y la mitad para datos.

 

11.- ¿para cuantas Kbyte relativamente grande está provisto el procesador IBM 3090?

R: Esta provisto de 128 a 256 Kb de caché.

 

12.- ¿Qué es lo que permite el procesador IBM 3090?

R: Permite que el sistema mantenga grandes conjuntos de código de programa y datos locales al procesador, descargando el bus de memoria principal y evitando la necesidad de un banco de registros grande con la lógica de ventanas asociada.

 

13.- ¿Cuál es el código que no utiliza el R4000?

R: No utiliza códigos de condición.

 

14.- ¿Qué es lo que reproduce una estructura superescalar?

R: Reproduce exactamente cada etapa del cauce de manera que dos o más instrucciones en la misma etapa del cauce se puedan procesar simultáneamente.

 

15.- ¿Qué es una arquitectura supersegmentada?

R: Es aquella que utiliza más etapas, y de grano más fino, en el cauce. Con más etapas puede haber más instrucciones en el cauce al mismo tiempo, aumentando el paralelismo.

 

16.- ¿Cuántos cauces tiene el R4000 y que quiere decir?

R: tiene un cauce de 8 etapas, lo que quiere decir que puede haber hasta ocho instrucciones en el cauce al mismo tiempo.

 

17.- ¿por cuantas etapas avanza el cauce por ciclo del reloj?

R: Avanza a un ritmo de dos etapas.

 

18.- ¿Cuáles el nombre de las ocho etapas del cauce en el MIPS R4000?

Primera mitad de la captación de instrucción.

 

  •  Segunda mitad de la captación de instrucción.
  •  Banco de registros.
  • Ejecución de instrucción.
  • Primera mitad del acceso a la caché de datos.
  •  Segunda mitad del acceso a la caché de datos.
  •  Comprobación de etiquetas.
  • Escritura.

 

19.- ¿Cuál es el significado del acrónimo SPARC?

R: Arquitectura de procesador escalable (Scalable Processor Architecture). Hace referencia a una arquitectura definida por Sun Microsystems.

 

20.- ¿que utiliza SPARC?

R: Utiliza ventanas de Registros. Cada ventana consta de 24 registros, y el número total de ventanas depende de la implementación y varía de 2 a 32 ventanas.

 

21.- ¿con la arquitectura de registros SPARC que no es necesario guardar?

R: Normalmente no es necesario guardar y restaurar ningún registro en una llamada a un procedimiento.

 

22.- ¿Cómo se pueden expresar las instrucciones de la arquitectura SPARC de registro a registro que tienen tres operandos?

 

R: Rd                         RSIOP S2

 

23.- ¿de dónde desciende la arquitectura del PowerPC ?

R: Desciende directamente del IBM 801, el RT PC, y el RS/6000, al que también se alude como una implementación de la arquitectura POWER.

 

24.-  Instrucciones que toma la unidad de envío

R: Toma instrucciones de la caché y las carga en una cola de envió, que puede contener ocho instrucciones a la vez.

 

25.- ¿de qué se en carga la unidad de enteros del POWER PC?

R: Se encarga de las instrucciones de enteros, las de carga/almacenamiento entre el banco de registros y la caché, y las instrucciones de comparación de enteros.